SJ 20944-2005 嵌入式超短波跳频抗干扰模块通用要求
|
ID： |
9D299E9C97864DC3A4A239D681930E3B |
|
文件大小(MB)： |
0.54 |
|
页数： |
8 |
|
文件格式： |
|
|
日期： |
2024-7-27 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 5820 SJ 20944—2005,嵌入式超短波跳频抗干扰模块,通用要求,General requirements for built-in hop anti-jamming,module of ultrashort waves,2006-0178 发布2006-06-0I 实施,中华人民共和国信息产业部批准,SJ 20944—2005,xx. —,刖 百,本标准由信息产业部电子第四研究所归口,本标准起草单位:中国电子科技集团公司第七研究所,本标准起草人:李志海、邵波、郑丽,SJ 20944—2005,嵌入式超短波跳频抗干扰模块通用要求,范围,本标准规定了嵌入式超短波跳频抗干扰模块（以下简称跳频模块）硬件电路的基本配置和功能、软,件功能函数的技术要求、对外接口和通信协议的基本定义和要求,本标准适用于超短波跳频电台中跳频抗干扰模块的研制与开发,2引用文件,下列文件中的有关条款通过引用而成为本标准的条款。凡注日期或版次的引用文件,其后的任何修,改单（不包括勘误的内容）或修订版本都不适用于本标准,但提倡使用本标准的各方探讨使用其最新版,本的可能性。凡未注日期或版次的引用文件,其最新版本适用于本标准,GJB 4909-2003无线电抗干扰通信通用参数要求,3术语、定义和缩略语,下列术语、定义和缩略语适用于本标准,3. 1术语和定义,3. 1. 1 RISC 处理器 reduce instruction set computer processor,精简指令集处理器,负责跳频整个程序的运行,3. 1.2 现场可编程门阵列 field programmable gate array,能灵活处理跳频控制的大规模可编程器件,3 . 1.3 伪随机码发生器 pseudo random sequence generator,产生伪随机序列的电路模块,本标准中用来产生跳频图案,3 .2缩略语,BLK ——阻塞信号，发射状态下的换频时间内用来禁止功率输出的指示信号,E0M——结束信息,GCS ——勤务信息,PTT ——电台收发控制,S信号——跳信号,TOD---------天的时间,用于时基校准,W1 ——窗口 I,发射状态下用来控制发送数据的输出信号,W2 ——窗口 2,搜索和接收状态下用来控制相关峰的输出信号,4要求,4. !总要求,跳频模块应具有可灵活配置并适合跳频控制使用的硬件资源、相应的基于RISC处理器的跳频控制,软件框架。嵌入式跳频抗干扰模块的内部硬件见图1,1,SJ 20944—2005,图1跳频模块的内部硬件框图,4.2内部硬件电路的基本配置,跳频模块内部硬件电路的基本配置由以下几部分组成:,a） RISC处理器;,b）现场可编程门阵列;,c）伪随机码发生器;,d）电源管理电路;,e）信号接口电路,4.3模块功能,4. 3.I现场可编程门阵列,主要子模块有:,a）地址译码子模块:,可产生RISC处理器对硬件各个模块的地址译码以及读写控制信号,b）跳频时序子模块:,RISC处理器首先确定跳频模块当前是工作在发射、接收、搜索三种状态的哪ー种,然后对跳,频时序子模块输入的S信号以及其他信号进行组合,产生相应工作状态所需的PTT、Wl、W2、,BLK等信号,c）位同步子模块:,位同步子模块实现由主时钟信号得到的跳频接收时钟相位和接收数据实际相位的位同步，从而,为正确接收数据提供同步条件。位同步子模块共有三种工作方式;捕捉、粗跟踪和细跟踪,d）分频电路子模块:,本模块通过RISC处理器的操作完成对外部锁相环电路的分频配置,从而产生跳频所需的主时,钟以及其它模块电路所需的时钟信号,e）定时器电路子模块:,本模块通过RISC处理器的预置产生相应跳速所需的时钟信号,り 跳频同步相关器子模块:,跳频同步相关器将RISC处理器写入的相关码值和解调后的数据进行相关比较，产生跳沿校准,信号，同时提取同步所携带的TOD信息，最终完成频率和跳沿的同步。相关器的输出门限由,RISC处理器预置,g）跳数据收/发缓存子模块:,2,SJ 20944—2005,在发射状态下将RISC处理器写入的并行数据用和跳速相关的时钟串行发送给调制单元;在接,收状态下将解调单元送过来的串行数据转化为并行数据供RISC处理器读取,h）信源数据收/发缓存子模块:,在发射状态下接收电台送过来的串行码流并将串行数据转化成并行数据供RISC处理器读取;,在接收状态时将RISC处理器写入的并行数据转化为串行数据送给电台,i）频率字子模块:,产生电台所需的频率字、频率字时钟;频率字的发送位置可通过RISC处理器调整以适应不同,电台的需要,4. 3.2伪随机码发生器,伪随机码发生器接收RISC处理器写入的初始参数,产生跳频图案所需的伪随机码,4. 3. 3电源管理电路,将电台提供的电源变换为跳频模块内部所需的各种电源,4. 3.4信号接口电路,负责跳频模块和电台之间信号的缓冲、电平匹配,4.4 跳频控制软件的功能函数,各部分在对内部硬件资源的操作上都可形成独立函数。应包括六部分:,a）初始化函数:完成对跳频时序相关的硬件资源的设置,1）处理器初始化子函数:,完成对RISC处理器的寄存器初始化,I/O 口配置,中断配置等功能,2）跳频定时器初始化子函数:,完成对可编程器件内的跳频时序模块的设置,使其产生所需的S信号及跳频所需的其它信号,3）跳频参数载入子函数：,从外部非易失器件中载入跳频所需的参数,如时间参数、频率表参数、密钥表参数等,b）发射函数：完成跳频同步数据、跳频数据信息的编码和发送、以及数据跳和同步……
……